為了提高肖特基二極管的雪崩耐量，以避免元器件的雪崩損壞，三安集成電路在18年10月29日申請了一項名為“新型碳化硅結勢壘肖特基二極管及其制作方法”的發(fā)明專(zhuān)利（申請號：201811267285.X），申請人為廈門(mén)市三安集成電路有限公司。

根據目前該專(zhuān)利公開(kāi)的資料，讓我們一起來(lái)看看這項肖特基二極管專(zhuān)利吧。

如上圖為新型碳化硅結勢壘肖特基二極管的分層結構圖，該結構中包括層疊設置的第一導電類(lèi)型碳化硅襯底10和第一導電類(lèi)型碳化硅外延層11。第一導電類(lèi)型碳化硅外延層的上表面由中心向外依次設置有有源區31、保護環(huán)32和第二導電類(lèi)型終端場(chǎng)限環(huán)13，有源區包括間隔設置的多個(gè)第二導電類(lèi)型結勢壘區12。

沿著(zhù)保護環(huán)向有源區的中心的方向，相鄰第二導電類(lèi)型結勢壘區的間距逐漸增大，且第二導電類(lèi)型結勢壘區的寬度逐漸減小。有源區包括n個(gè)第二導電類(lèi)型結勢壘區，靠近保護環(huán)的第一個(gè)結勢壘區的寬度W1為1-15um；保護環(huán)32與第一個(gè)結勢壘區的間距S1為0.5-8um；第n個(gè)第二導電類(lèi)型結勢壘區的寬度Wn為0 .5-4um，第n-1個(gè)第二導電類(lèi)型結勢壘區與第n個(gè)第二導電類(lèi)型結勢壘區的間距Sn為5-10um。

這樣的結構，主要是因為結勢壘區之間的間隔逐漸增大后，當施加的反向偏壓不斷增加，有源區靠近中心處結勢壘區之間的間距較大，肖特基結的電場(chǎng)強度較大，由于肖特基效應，導致該區域的肖特基勢壘高度降低，成為擊穿薄弱點(diǎn)，因此將擊穿點(diǎn)引入到有源區中心區域，增加了雪崩狀態(tài)下的散熱面積，從而提高了雪崩耐量！

如上圖所示，每一個(gè)第二導電類(lèi)型結勢壘12區包括一個(gè)子結勢壘區，并且第二導電類(lèi)型結勢壘區為長(cháng)條形，沿著(zhù)保護環(huán)的兩側向有源區31的中心的方向，相鄰第二導電類(lèi)型結勢壘區的間距逐漸增大，且第二導電類(lèi)型結勢壘區的寬度逐漸減小。

下面我們再來(lái)聊聊這種新型碳化硅結勢壘肖特基二極管的制作方法，如下圖所示。

首先，準備碳化硅襯底10，其電阻率為0.001-0.05Ω·cm，厚度200-380um。在碳化硅襯底上，生長(cháng)第一導電類(lèi)型的碳化硅外延層11，在碳化硅外延層上表面，通過(guò)淀積SiO2、光刻、選擇性離子注入形成間隔設置的多個(gè)第二導電類(lèi)型結勢壘區12和深結15，深結位于第二導電類(lèi)型結勢壘區外，并且深結和第二導電類(lèi)型結勢壘區的深度相同。

多個(gè)第二導電類(lèi)型結勢壘區沿著(zhù)由外向內的方向，相鄰第二導電類(lèi)型結勢壘區的間距逐漸增大，且第二導電類(lèi)型結勢壘區12的寬度逐漸減小。在碳化硅外延層上表面，通過(guò)光刻、選擇性離子注入形成深度相同的第二導電類(lèi)型終端場(chǎng)限環(huán)13和淺結14。

接著(zhù)，通過(guò)物理研磨，將碳化硅襯底的背面減薄至200-220um，在碳化硅襯底的背面通過(guò)電子束蒸發(fā)淀積金屬Ni，并在900℃下退火形成歐姆接觸21，在碳化硅外延層上表面，通過(guò)電子束蒸發(fā)或濺鍍，淀積金屬Ti，并在500℃下退火形成肖特基金屬17。

最后，在肖特基金屬的上表面，通過(guò)電子束蒸發(fā)淀積金屬Al，形成陽(yáng)極18，在碳化硅外延層上表面及陽(yáng)極金屬的上表面，通過(guò)PECVD，淀積形成SiO2/Si3N4層，通過(guò)光刻、形成鈍化層19，在鈍化層的上表面，通過(guò)淀積、光刻形成保護層20，在歐姆接觸21的下表面，通過(guò)淀積，形成TiNiAg陰極金屬22。

以上就是三安集成電路的新型碳化硅結勢壘肖特基二極管發(fā)明專(zhuān)利，二極管是電子產(chǎn)品的主要部件之一，優(yōu)質(zhì)的二極管是保證電子產(chǎn)品穩定性的源頭，而三安集成電路這項專(zhuān)利正好填補了這方面的空缺，從而使得電子產(chǎn)品的質(zhì)量大大提高！